科技毫米波天线集成技术研究进展

关于一些科技毫米波天线集成技术研究进展和丰田RDL的热门话题，下面就让小编为大家一一讲解吧！

摘要毫米波天线集成技术是5G大容量多输入/输出MIMO的技术支撑，是实现高分辨率数据流、移动分布式计算等应用场景的关键技术。我们讨论了封装天线AiP、片上天线AoC、混合集成等毫米波天线集成技术的发展现状、核心技术和解决方案，并对几种具有代表性的集成天线技术进行了分析、技术发展脉络分析以及5G毫米波天线集成技术。进行了讨论。对波集成天线进行了综述，总结了集成技术的发展趋势。

示例对于生命体征监测和运动识别，IMEC开发了带有片上天线的140GHzFMCW雷达收发器。该雷达工作范围为0.15m至10m，分辨率为11mm，射频带宽为13GHz，中心频率为145GHz，收发器IC采用28nm模块CMOS技术制造，可实现低功耗-成本解决方案。

介绍

毫米波半导体是第五代移动通信技术5G的基本组成部分，利用毫米波频率进行定向通信的技术是预期5G配置中的关键技术之一。毫米波的频率范围为30至300GHz。目前正在研究的频段范围包括28GHz频段、38GHz频段、60GHz频段以及E频段71-76GHz、81-86GHz。5G技术将通信频段移至比第四代移动通信技术4G高得多的毫米波频率。5G的频谱带宽比4G高10至20倍，最大数据传输速率可提高20倍，天线阵列和基站设备更小、更便宜。在毫米波频段中，28GHz频段和60GHz频段是最有希望5G应用的两个频段。

天线是发射和接收射频信号的无源器件，决定通信质量、信号功率、信号带宽、连接速度等通信指标，是通信系统的核心。如何提高频谱数据吞吐量是4G到5G的关键挑战。5G的核心技术是大规模多输入多输出MIMO集成毫米波天线技术。每个MIMO通道都有自己的从接收和发射天线到微处理器的信号路径。接收通道的作用不仅是将天线接收到的射频信号下变频到输入采样基带频率，还可以实现模数信号转换等功能。传输通道的作用是将上变频后的数字信号转换为模拟射频信号。尺寸减小是5G天线的主要挑战。最小的基站天线尺寸将缩小到信用卡大小，这对毫米波天线和电路在集成度、低功耗和连接性方面提出了更高的要求。提高功率密度是5G天线的另一个重要挑战。

多天线系统集成是应对5G系统中MIMO、尺寸减小和功率密度提高等挑战的关键技术之一。由于SiGe和CMOS射频集成电路已达到高fT、fmax和高集成密度，因此可以采用CMOS、SOI和SiGe工艺设计大规模、全集成的硅毫米波相控阵电路。基于整体射频结构，8-32元发射Tx、接收Rx或接收/发射T/R模式已成功应用于45-110GHz频段。硅集成解决方案可以将多个组件集成在同一芯片上。与GaAs、InP等III-V族半导体技术相比，硅基技术具有更高的集成度和更低的成本。硅相控阵芯片广泛应用于毫米波应用。这项技术面临的挑战是它必须显着提高信号链单元的射频功率放大器、低噪声接收放大器、A/D转换器或D/A转换器的效率。

无线通信和传感器系统都可以通过提高射频系统的集成水平和采用新的封装技术来提高性能。目前存在三种用于实现前端电路和集成天线的解决方案。第一种是天线封装AiP技术，即采用IC封装技术制造天线。第二种是片上天线AoC技术，其中天线直接制作在硅基板上。第三种是AiP和AoC的混合技术，其中天线馈电点构建在芯片上，辐射元件在片外实现。在AiP技术中，芯片与天线之间的互连必须在一定频率范围内达到有效的信号传输效率，主要封装工艺包括引线键合工艺和倒装芯片工艺。但该器件在高频时损耗较大，增加了成本。

1相控阵接收机结构

硅毫米波相控阵技术在5G通信中的应用范围不断扩大。许多公司使用SiGe和CMOS工艺来制造IC，其工作频率范围为60至100GHz。例如，北美丰田研究院开发了一款具有射频波束形成功能的SiGe单芯片汽车相控阵接收器[1]，如图1所示。

汽车相控阵接收器采用低成本键合线技术封装，并连接到16元件线性微带阵列。该天线在77至81GHz频率范围内的方向性为293dB，增益为28dB，并且可以在方位平面上以1增量扫描50。该芯片中平面相控阵天线阵列的间距仅为05=375mm，频率小于80GHz。该参数对于可用面积较小的毫米波电路尤其重要。该相控阵应在SiGe或CMOS芯片上集成尽可能多的电路，包括所有发送/接收电路、电源合成网络、数字和SPI控制、偏置电路以及移相器和VGA。在某些情况下，包括完整的上/下转换器。

图1毫米波汽车相控阵接收器

2天线集成技术

目前，60GHz封装天线和片上天线是使用商业电磁仿真软件设计的。对于混合解决方案，已经开发出建模方法来补充标准IC设计工具，从而实现引线键合和IC的和谐集成。AiP技术需要IC和天线之间的宽带、低损耗互连设计，以确保整体性能。AoC技术需要先进的后处理步骤或封装工艺来减少显着的介电损耗。混合天线集成技术结合了AiP和AoC的优点，无需芯片和封装的低损耗互连设计即可实现高辐射效率。但该方案设计灵活性不高，辐射零点出现在横向，在某些情况下不适用。

2合1AiP技术

211结构

AiP技术是将单元件或多元件天线集成到射频封装中的核心技术，代表性的解决方案是利用集成电路封装技术。在硅毫米波收发器中，天线阵列集成在封装内，这有助于提供足够的信号增益并最大限度地减小尺寸。该工艺是毫米波射频集成解决方案大规模应用的关键技术。例如，30GHz天线元件的尺寸为毫米量级，需要在单个封装内采用新型天线阵列集成技术。具有波束控制功能的紧凑型相控阵天线是毫米波无线电的关键组件[2]。将天线阵列集成到收发器封装内需要考虑芯片组装方法、阵列元件和馈电网络、芯片和封装互连以及封装材料。如果收发器采用多层封装，芯片和天线之间必须采用先进的互连技术，以满足最小的天线馈电插入损耗要求。芯片可以放置在封装的正面或底部。

将芯片放置在封装底部的方案对芯片的接收和传输影响最小。图2显示了可用于5G无线通信的有机芯片封装上的相控阵毫米波天线。为了增加天线带宽、增益和辐射效率，寄生平面结构被放置在厚覆盖层中以形成双贴片天线堆叠。为了实现射频设计和制造优化的目标，对封装层压板和低k材料的参数进行了优化和选择，如表1所示。

图2有机芯片封装的相控阵毫米波天线。

表1天线阵列设计要求

212设计与制造

在AiP设计中，除了具有波束形成、信号放大、变频功能的相控阵IC外，具有极化特性的天线也是天线阵列的关键部件。在硅基毫米波IC设计开发的早期阶段，天线设计采用的基板、形状和成本与硅基毫米波IC兼容的技术[3]。目前已有各种频率的硅衬底片上毫米波天线，但由于面积大且发射效率有限，只有100GHz以上的天线值得研究。在60GHz频率范围内，它们由液晶聚合物LCP、有机高密度互连基板、玻璃基板、高/低温共烧陶瓷基板、硅基板和基于模压的晶圆级基板等材料制成材料。已经报道了硅相控阵天线阵列。通常需要优化AiP阵列的增益、带宽和辐射方向图。同时，还需要考虑基板材料、阵列尺寸（例如元件和贴片的数量）、互连灵活性（例如电源和控制信号连接）、热性能和机械性能的兼容性、IC组装和电路板集成等因素。被考虑在内。

新的天线和IC/载体结构如图3[4]所示。天线结构通过PCB板制造在厚度为T的介电基板上，并倒挂并翻转在IC/载体上。IC封装底座的地同时作为天线的镜像地，天线与地之间的距离为H。在这种结构中，天线和基座之间的介电常数非常低，天线结构顶部有一层较高介电常数的覆盖材料。这种堆叠结构提供比标准PCB天线结构更高的带宽，同时保持高天线效率。可以在天线盖的另一端放置带有焊的焊盘作为支撑。

图3天线和IC/载体结构

AiP设计通常采用集成电路封装技术进行封装，这需要天线和片上电路之间有物理连接。低温共烧陶瓷LTCC工艺可以通过层间通孔、开放腔或层间形成的封闭腔的灵活性来实现多层安装结构，并可以将IC集成到其中。使用这种工艺封装的毫米波天线正受到越来越多的关注[5]。一些解决方案使用传统的键合线、倒装芯片和C4焊接工艺。例如，60GHz硅相控阵芯片封装需要多层毫米波基板，芯片和天线之间具有低损耗分布网络，必须是多层低损耗特氟隆基底或LTCC基底。高价值。因此，典型的硅相控阵AiP可以达到30至60GHz的频率[6]，而达到80GHz则比较困难。

与LTCC封装方案相比，印刷电路板PCB封装方案可以节省成本。有一种封装解决方案可以使用PCB等低成本高频电路材料创建多层安装结构，例如RO3000系列和RO4000系列的封装[7-8]。还有使用液晶聚合物作为基板的低成本解决方案。然而，由于使用盲孔或埋孔而增加层数会增加PCB技术的机械制造成本。此外，PCB工艺更难在极高频段实现高密度。这将对系统性能产生严重影响并导致效率降低。因此，大多数多层阵列都选择LTCC工艺，并且采用该工艺方案的天线性能得到提高。

22AoC技术

221片上天线

片上天线是采用片上金属互连技术集成的天线。在芯片上直接集成组合天线的制造方法是太赫兹通信器件研究最少的领域之一。在目前的技术条件下，消除射频电路与天线之间由于基板吸收、电流传导等原因的所有连接，可以显着降低设计成本，并使设计更加灵活。传统观点认为，片上天线并不是消费类低功耗设备的架构，因为它们缺乏电介质镜和电介质透镜补偿结构。典型的片上天线效率仅为10，但如果可以在片上设计和制造具有选频表面的亚毫米天线[9]或八木高方向性天线[10]，则成本大大降低，设计灵活性大大提高改善了.